Parametric Yield Optimization of MOS VLSI Circuits based on Simulated Annealing / M., Angeli; Conti, Massimo; Turchetti, Claudio. - STAMPA. - (1992), pp. 3.5.1-3.5.4. (Intervento presentato al convegno 14th Annual Custom Integrated Circuits Conference, CICC 1992 tenutosi a Boston U.S.A. nel May 3-6 1992) [10.1109/CICC.1992.591102].

Parametric Yield Optimization of MOS VLSI Circuits based on Simulated Annealing

CONTI, MASSIMO;TURCHETTI, Claudio
1992-01-01

1992
9780780302464
File in questo prodotto:
Non ci sono file associati a questo prodotto.

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11566/63236
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo

Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus 0
  • ???jsp.display-item.citation.isi??? ND
social impact