Mixed Signal SystemC modelling of a SoC architecture with Dynamic Voltage Scaling / Leoce, G.; D'Aparo, R.; Vece, G. B.; Biagetti, G.; Orcioni, S.; Conti, M.. - 6590:(2007), pp. 1H.1-1H.11. (Intervento presentato al convegno Int. Conference VLSI Circuits and Systems 2007 tenutosi a Int. Conference VLSI Circuits and Systems 2007, Maspalomas, Gran Canaria, Spain nel 2-4 May 2007) [10.1117/12.722072].
Mixed Signal SystemC modelling of a SoC architecture with Dynamic Voltage Scaling
D'Aparo R.;Vece G. B.;Biagetti G.;Orcioni S.;Conti M.
2007-01-01
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.